

1 Architektura PC

1.1. Ogólna struktura systemu jednoprocessorowego

Już systemy jednoprocessorowe mogą być środowiskiem, w którym wykonywane jest wiele programów współbieżnych.


Najważniejsze mechanizmy

- segmentacja
- stronicowanie pamięci
- poziomy ochrony procesora.
- system przerw i wyjątków
- system wejścia wyjścia

Omówione na przykładzie komputera PC i architektury IA-32 - (80386, 80486 i Pentium).

Aby program mógł się wykonywać i komunikować z otoczeniem niezbędny jest

- procesor
- pamięć
- system wejścia wyjścia.




Rys. 1-1 Struktura systemu jednoprocessorowego

Procesor wykonując zawarty w pamięci operacyjnej program i przekształca zawarte tam dane.

Procesory rodziny IA-32 posiadają trzy tryby pracy:

- tryb rzeczywisty,
- tryb chroniony
- tryb zarządzania systemem.

Właściwym trybem normalnej pracy systemu jest tryb chroniony.



Rys. 1-2 Rejestry procesora w architekturze IA-32 dla trybu chronionego

1.2. Ochrona pamięci

Pamięć operacyjna - jednowymiarowa tablica bajtów.


Maksymalny wymiar pamięci dla procesorów 32 bitowych - 4 GB.

Procesory mogą wykonywać wiele procesów w trybie podziału czasu procesora.

Błąd w programie - proces dokonuje modyfikacji danych należących do innego procesu lub systemu operacyjnego.

Mechanizmem stosowanym do wzajemnego odizolowania procesów jest mechanizm segmentacji. Umożliwia on również relokację.

W architekturze IA-32 dostępna jest tak segmentacja jak i stronicowanie - mechanizm stronicowania może być wyłączony.



Rys. 1-3 Mechanizm zarządzania pamięcią w procesorach IA-32

Segmentacja - mechanizmem sprzętowym polegającym na podziale pamięci operacyjnej na ciągłe bloki nazywane segmentami.

W procesorach IA-32 pamięć logiczna jest dwuwymiarowa. Adres składa się z

- selektora (ang. *selector*) - określa segment pamięci
- przesunięcia (ang. *offset*) - wyznacza adres wewnątrz segmentu.

Każdy segment charakteryzuje się takimi parametrami

- początek bloku,
- wielkość
- atrybuty

Parametry segmentu przechowywane są w 8 bajtowym rekordzie nazywanym deskrytorem segmentu.

adres bazowy 31..24	G	X	0	A V	limit 19.16	P	DP L	1	typ	A	B adres bazowy 23..16
B adres bazowy segmentu 15..0						L limit segmentu 15..0					


- B - adres bazowy segmentu
 L - długość segmentu
 G - sposób interpretacji limitu segmentu (0 – bajty, 1 – strony 4KB),
 DPL - poziom uprzywilejowania segmentu,
 P - bit obecności segmentu (używany w pamięci wirtualnej),
 AV - nie używany,
 A - mówi czy deskryptor jest używany.

Deskrytory są przechowywane w dwóch rodzajach tablic:

- globalnej tablicy deskryptorów GDT (ang. *Global Descriptor Table*)
- lokalnej tablicy deskryptorów LDT (ang. *Local Descriptor Table*).

W systemie istnieje:

- jedna tablica GDT - opisuje segmenty widoczne dla wszystkich procesów
- wiele lokalnych tablic deskryptorów LDT (ang. *Local Descriptor Table*), opisujących prywatne segmenty procesów




Rys. 1-4 Uproszczony schemat mechanizmu segmentacji

Adres logiczny składa się z

- selektora segmentu SE
- przesunięcia D.

Funkcje selektora pełni jeden z rejestrów segmentowych dla kodu selektorem jest rejestr DS., dla danych rejestr DS., dla stosu SS.



Rys. 1-5 Zawartość rejestru selektora segmentu

Selektor zawiera:

- indeks deskryptora - położenie segmentu znajdującego się w tablicy deskryptorów,
- TI - określa o którą tablicę chodzi (0 – GDT, 1 - LDT)
- RPL - żądany poziom uprzywilejowania.

Adres liniowy - suma pobieranego z pola adresowego rozkazu przesunięcia D i adresu początku segmentu B pobieranego z deskryptora.

Komparator sprawdza czy przesunięcie D nie wykracza poza długość segmentu L zapisanego w deskrytorze. Gdy tak się zdarzy generowany jest wyjątek EXC który powoduje wywołanie systemu operacyjnego. System operacyjny podejmuje decyzję, co zrobić z naruszającym przydzielony segment procesem.

Adres liniowy może być poddany przetwarzaniu przez mechanizm stronicowania.

Segmentacja	Ochrona obszarów pamięci używanych przez procesy przed dostępem przez inny proces
	Zapewnienie przemieszczalności programów
Stronicowanie	Realizacja pamięci wirtualnej większej niż fizyczna
	Rozwiązanie problemu fragmentacji
	Ochrona obszarów pamięci

Tab. 1-1 Mechanizmy sprzętowe zarządzania pamięcią

1.3. Ochrona procesora

Aby system operacyjny mógł wykonywać swe funkcje powinien mieć on dostęp do wszystkich istotnych zasobów procesora, mechanizmu zarządzania pamięcią, kontrolera przerwań i kontrolerów wejścia wyjścia.


Procesy aplikacyjne nie mogą mieć dostępu do tego typu zasobów, gdyż czy to na skutek błędów czy intencjonalnie mogłyby zdestabilizować pracę systemu.

We współczesnych mikroprocesorach wprowadza się dwa (lub więcej) tryby pracy procesora:

- tryb użytkownika (ang. *User Mode*)
- tryb systemowy (ang. *System Mode*).
- Tryb systemowy - proces może wykonywać wszystkie instrukcje procesora, sięgać do wszystkich obszarów pamięci i przestrzeni wejścia wyjścia.
- Tryb użytkownika - nie jest dozwolony dostęp do rejestrów: związanych z zarządzaniem pamięcią, obsługą przerwań zarządzaniem pracą procesora.

Poziomy uprzywilejowania

W mikroprocesorach o architekturze IA-32 ochrona procesora oparta jest o koncepcję poziomów ochrony (ang. *Privilege Level*).




Rys. 1-6 Poziomy ochrony w mikroprocesorach Intel

Wykonywany w danej chwili proces charakteryzuje się aktualnym poziomem ochrony CPL (ang. *Current Privilege Level*) uzyskiwanym z pola RPL selektora segmentu w którym zawarty jest kod bieżącego procesu.

Każdy segment pamięci ma przyporządkowany poziom ochrony zapamiętany w polu DPL (ang. *Descriptor Privilege Level*) deskryptora segmentu do którego odnosi się żądanie.

Procesor ocenia prawa dostępu do segmentu poprzez porównanie obecnego poziomu uprzywilejowania CPL do poziomu uprzywilejowania jaki ma deskryptor segmentu do którego przyznany ma być dostęp.

- Przyznawany jest dostęp do danych o tym samym lub niższym poziomie ochrony (mniej ważnych).
- Dopuszczane jest wywoływanie procedur o tym samym lub wyższym poziomie ochrony (bardziej godnych zaufania)



Rys. 1-7 Kontrola dostępu do żądanego segmentu kodu lub danych

Instrukcje systemowe

Wśród wszystkich instrukcji procesora wyróżnia się instrukcje zarezerwowane dla systemu. Są to:

- instrukcje dostępu do rejestrów systemowych,
- ładowania tablic deskryptorów,
- zatrzymanie procesora,
- zmiany niedozwolonych flag.

Instrukcje systemowe mogą być wykonywane tylko w trybie uprzywilejowania CPL = 0. Gdy CPL procesu wykonującego instrukcję systemową jest różny od zera zostanie wygenerowany wyjątek.

Ochrona wejścia – wyjścia

- pole IOPL
- bitmapy

Pozwolenie na wykonywanie operacji wejścia wyjścia zależy od zawartości pola IOPL (ang. *Input Output Privilege Level*) zapisanego w rejestrze flag procesora. Gdy poziom uprzywilejowania CPL procesu bieżącego jest niższy od zawartości pola IOPL i następuje próba wykonania instrukcji wejścia wyjścia generowany jest wyjątek.

Bitmapy

Dla każdego zadania określona jest bitmapa zezwoleń dostępu (ang. *I/O Permission Bitmap*). Określa ona który adres z 64 KB przestrzeni wejścia wyjścia może być przez bieżący proces użyty.

Poziomy ochrony	Kontrola dostępu do danych zawartych w innych segmentach
	Kontrola wywoływania procedur zawartych w innych segmentach
Instrukcje systemowe	Zabezpieczenie istotnych funkcji procesora jak zarządzanie pamięcią, pamięć, zatrzymywanie. Funkcje dostępne tylko dla procesów wykonywanych z poziomu jądra systemu operacyjnego (CPL= 0).
Pole IOPL w rejestrze znaczników	Określenie poziomu uprzywilejowania w którym mogą być wykonywane instrukcje wejścia wyjścia.
Bitmapy zezwoleń dostępu we / wy	Określenie adresów portów z przestrzeni wejścia wyjścia które mogą być użyte przez proces.

Tab. 1-2 Zestawienie mechanizmów ochrony architektury IA-32

1.4. Obsługa przerwania i wyjątków

Sekwencja wykonywanych rozkazów określona jest poprzez program. Może być ona jednak zmieniana na skutek zewnętrznego zdarzenia zwanego przerwaniem, lub wewnętrznego zwanego wyjątkiem.

Przerwanie - reakcja na asynchroniczne zdarzenie powstałe na zewnątrz procesora.

Wyjątek - powstaje przez detekcję przez procesor nienormalnego stanu wewnętrznego.

W procesorze Intel 386 wyróżnia się dwa źródła przerwania i dwa źródła wyjątków.

Przerwania:

- Przerwania maskowane które sygnalizowane są procesorowi poprzez sygnał na nóżce INTR. Odpowiadają one przerwaniom zgłaszanym przez urządzenia zewnętrzne.
- Przerwania niemaskowalne (ang. *Non-maskable Interrupt*) które sygnalizowane są procesorowi poprzez sygnał na nóżce NMI.

Wyjątki :

- Wyjątki wykryte przez procesor które dzielimy na błędy (ang. *fault*), pułapki (ang. *trap*) i zaniechania (ang. *abort*).
- Wyjątki wygenerowane programowo określane jako pułapki i nazywane też przerwaniem programowym.

Tablica deskryptorów przerwania

Procesor łączy z każdym przerwaniem i wyjątkiem pewien numer identyfikacyjny z zakresu 0 do 255 nazywany numerem przerwania.

- Dla części wyjątków i przerwania numer identyfikacyjny jest z góry zdefiniowany
- Dla przerwania maskowalnych nadawany jest przez zewnętrzny układ programowalnego kontrolera przerwania.

Przerwania 0-31 są zarezerwowane dla wyjątków.

Powiązanie numeru identyfikacyjnego wyjątku czy przerwania z procedurą jego obsługi następuje przez tablicę deskryptorów przerwania

IDT (ang. *Interrupt Descriptor Table*) nazywaną też tablicą wektorów przerwań.

Tablica IDT zawierać może trzy rodzaje deskryptorów:

- bramkę przerwania (ang. *Interrupt Gate*),
- bramkę pułapki (ang. *Trap Gate*)
- bramkę zadania (ang. *Task Gate*).

przesunięcie 31..16	P	DPL	0001	T/I	000	nie używane
selektor	przesunięcie 15..0					

Rys. 1-8 Format deskryptora bramki przerwania i pułapki

Gdy bit T/I jest ustawiony to deskryptor odnosi się do bramki pułapki a gdy nie do bramki przerwania.

Wektor	Opis	Typ
0	Dzielenie przez 0	Błąd
1	Zarezerwowane	Błąd, pułapka
2	Przerwanie NMI	Przerwanie
3	Punkt wstrzymania INT3	Pułapka
4	Nadmiar	Pułapka
...	...	
8	Podwójny błąd	Zaniechanie
10	Błędny segment stanu zadania TSS	Błąd
11	Segment nieobecny	Błąd
12	Błąd segmentu stosu	Błąd
13	Ogólny błąd ochrony	Błąd
14	Błąd strony	Błąd
...	...	
20-31	Zarezerwowane	
32-255	Przerwanie zewnętrzne	Przerwanie

Tab. 1-3 Niektóre przerwania i wyjątki trybu chronionego dla architektury IA-32


Przebieg obsługi przerwania lub wyjątku

Wystąpienie przerwania lub wyjątku któremu odpowiada umieszczona w tablicy IDT bramka przerwania lub wyjątku powoduje działanie podobne do wywołania procedury wykonywanej w kontekście zadania bieżącego.

Umieszczony w deskrytorze selektor wskazuje na segment w którym zawarta jest procedura obsługi wyjątku lub przerwania.

Przesunięcie wskazuje na adres procedury która ma się wykonać.

Po zakończeniu handlera następuje powrót do przerwanej zadania.



Rys. 1-9 Wywołanie procedury obsługi przerwania lub wyjątku

Gdy numer przerwania wskazuje na deskryptor IDT który jest bramką zadania to obsługa przerwania podobna jest do wywołania zadania na które wskazuje umieszczony w deskrytorze selektor.

Obsługa wyjątków

Wyjątki powodowane są przez wykonywany właśnie program.

Architektura IA-32 wyróżnia następujące źródła wyjątków:

- błąd w programie,
- przerwania programowe
- wyjątek powodowany przez błąd sprzętowy.

Wyjątki dzielimy na:


- błędy ,
- pułapki,
- zaniechania.

Błąd wykrywany jest zanim instrukcja go powodująca zostanie wykonana. Procedura obsługi błędu może poprawić błąd i program może

być kontynuowany. Po zakończeniu procedury obsługi wyjątku sterowanie wraca do instrukcji która go spowodowała.

Przerwanie programowe INT n (pułapka) powoduje zgłoszenie wyjątku zaraz po wykonaniu instrukcji INT. Po zakończeniu procedury jego obsługi sterowanie przekazywane jest do instrukcji następnej.

Zaniechania zgłaszane są gdy nie da się precyzyjnie zlokalizować położenia błędu i program nie może być kontynuowany (błędy sprzętowe i błędy w tablicach systemowych).



Rys. 1-10 Obsługa wyjątku i przerwania programowego (pułapki)

Przerwania sprzętowe


Przerwania sprzętowe dzielimy na

- maskowalne
- niemaskowalne.

W komputerze występuje konieczność obsługi wielu przerw, podczas gdy procesor zazwyczaj zawiera tylko jedno wejście przerywające. Występuje konieczność użycia urządzenia nazywanego kontrolerem przerw (ang. *Interrupt Controller*).

Funkcje kontrolera przerw:

- Rozstrzygnięcie konfliktu w przypadku wystąpienia wielu przerw.
- Tworzenia powiązania pomiędzy nóżkami układu na których pojawiają się przerwy a numerami identyfikacyjnymi przerw.



Rys. 1-11 Kontroler główny i podrzędny w komputerze PC

Kontroler przerwań posiada dwa rejestry umieszczone w przestrzeni wejścia wyjścia:

- rejestr sterujący CR (*ang. Control Register*)
- rejestr maski przerwań M (*ang. Interrupt Mask Register*).

Rejestr sterujący CR służy do programowania kontrolera a rejestr maski M umożliwia indywidualne blokowanie poszczególnych linii zgłaszania przerwań.

Obsługa przerwania:

- Urządzenie sygnalizuje przerwanie poprzez wystawienie sygnału na linii zgłaszania IRQ_i .
- Kontroler przerwań decyduje czy przerwanie i może być przyjęte. Gdy jest ono zamaskowane nie będzie przyjęte. Gdy właśnie obsługiwane jest przerwanie o tym samym lub wyższym priorytecie to zgłoszenie musi poczekać do zakończenia obsługi bieżącego przerwania. Gdy przerwanie może być przyjęte kontroler wystawia do procesora sygnał **INTR**.
- Po zakończeniu bieżącego cyklu rozkazowego procesor sprawdza stan nóżki **INTR**. Gdy flaga **IF** jest ustawiona przerwanie będzie przyjęte. Procesor potwierdza przerwanie sygnałem **INTA** w odpowiedzi na co kontroler przesyła numer przerwania $n = baza + i$.
- Procesor sprawdza zawartość wektora n tablicy **IDT**. W zależności od jej zawartości uruchamia zadanie obsługi przerwania lub procedurę obsługi przerwania.

- W ramach obsługi przerwania testowane są rejestry urządzeń skojarzonych z danym przerwaniem. Znajdowana jest przyczyna przerwania i wykonywana jest jego obsługa.
- Po zakończeniu obsługi przerwania procesor wysyła informację o tym do kontrolera w postaci polecenie EOI (ang. *End Of Interrupt*).
- Przywracany jest kontekst przerwane go procesu.


Typ przerwania	Funkcja	Własności
Przerwania maskowalne	Obsługa zdarzeń zewnętrznych	Asynchroniczne
Przerwania niemaskowalne	Obsługa zdarzeń awaryjnych	Asynchroniczne
Wyjątki	Obsługa błędów programów	Synchroniczne
Pułapki	Wywołania systemu, programy uruchomieniowe operacyjnego	Synchroniczne

Tab. 1-4 Rodzaje przerwania w systemach mikroprocesorowych

Kontrolery wejścia wyjścia

System wejścia wyjścia zapewnia dostęp do urządzeń zewnętrznych. Zapewnia on także komunikację z użytkownikiem.

System wejścia wyjścia składa się z urządzeń i obsługujących je kontrolerów podłączonych do magistrali komputera.



Rys. 1-12 Uproszczony schemat komputera jednoprocessorowego.

Kontroler wejścia wyjścia pełni rolę pośrednika pomiędzy urządzeniem, procesorem i pamięcią operacyjną:

- z jednej strony dołączony jest on zwykle do magistrali komputera (np. magistrali PCI)
- z drugiej strony do magistrali urządzenia (np. magistrali USB czy SCSI)


Kontroler składa się z kilku rejestrów umieszczonych w przestrzeni wejścia wyjścia. Zwykle jest to:

- rejestr wejściowy,
- wyjściowy,
- statusowy,
- danych.

Przykład - kontroler transmisji szeregowej zgodnego z układem 8250

Większość stosowanych obecnie kontrolerów wejścia wyjścia może sygnalizować przerwaniem takie zdarzenia jak:


- pojawienie się nowych danych do odczytu,
- zakończenie wysyłania danych zapisywanych,
- zmiana statusu,
- wystąpienie błędu.
-



Rys. 1-13 Kontroler transmisji szeregowej

Odczyt znaku z kontrolera możliwy jest w dwóch trybach:

- trybie odpytywania,
- trybie przerwania.



Rys. 1-14 Odczyt znaku z kontrolera wejścia wyjścia

Tryb pracy	Procesor	Szybkość	Wykorzystanie sprzętu	Wsparcie sprzętowe	Wsparcie programowe
Odpytywanie	Zajęty	Mała	Małe	-	-
Tryb przerwania	Wolny	Średnia	Średnie	Przerwania	Procesy
Transmisja blokowa	Wolny	Duża	Duże	Przerwania, układ DMA	Procesy

Tab. 1-5 Porównanie metod transmisji danych pomiędzy pamięcią a kontrolerem urządzenia wejścia wyjścia