

1. ARCHITEKTURY SYSTEMÓW KOMPUTEROWYCH

1 Klasyfikacje komputerów

Podstawowe architektury używanych obecnie systemów komputerowych można podzielić:

1. Komputery z jednym procesorem
2. Komputery równoległe
3. Systemy rozproszone

Klasyfikacja Flynna

Różnicuje komputery ze względu na różną liczbę strumieni instrukcji i danych.

Skrót	Nazwa angielska	Liczba strumieni instrukcji	Liczba strumieni danych
SISD	<i>Single Instruction Single Data</i>	1	1
SIMD	<i>Single Instruction Multiple Data</i>	1	wiele
MISD	<i>Multiple Instruction Single Data</i>	Wiele	1
MIMD	<i>Multiple Instruction Multiple Data</i>	Wiele	wiele

Tab. 1-1 Klasyfikacja komputerów według Flynna

SISD - klasyczne komputery jednoprocessorowe.

SIMD - komputery wektorowe,


MISD - konstrukcje eksperymentalne.

MIMD - różnorodne komputery równoległe.

Klasyfikacja komputerów MIMD (wg. Tannenbauma)

Podział bierze pod uwagę komunikację pomiędzy procesorami. Może ona być przez:


- wspólną pamięć
- system wejścia wyjścia



Rys. 1-1 Klasyfikacja komputerów wg. Tannenbauma

2 Multiprocesory

Multiprocesor składa się z pewnej liczby procesorów i modułów pamięci połączonych siecią przełączającą.



Rys.

1-2 Schemat multiprocesora


- Wszystkie procesory multiprocesora dzielą tę samą przestrzeń adresową.
- Na poziomie kodu maszynowego dostęp do pojedynczych komórek pamięci realizowany jest poprzez rozkazy typu LOAD i STORE.

Sieć przełączająca może być zbudowana w różny sposób.

- Przełącznica krzyżowa (ang. *Crossbar Switch*)
- Sieci wielostopniowe (ang. *Multistage Networks*),
- Magistrala.

Przełącznica krzyżowej - rozwiązanie kosztowne i w małym stopniu skalowalne. Dlatego stosuje się je w systemach, gdzie liczba procesorów nie przekracza kilkunastu.

Architektura magistrali - w danej chwili pamięć może być wykorzystywana tylko przez jeden procesor, co powoduje, że dostęp do pamięci staje się wąskim gardłem systemu.



Rys 1-3 Wieloprocessor z magistralą i pamięciami podręcznymi

Złagodzenie problemu - zastosowanie pamięci podręcznych (ang. *Cache Memory*).

Konsekwencja zastosowania pamięci podręcznych - powstaje problem niespójności pamięci.

W wieloprocessorach zapewnianie spójności pamięci zapewniane jest na poziomie sprzętowym.


Typowe rozwiązanie zrealizowane wg. specyfikacji INTEL MP Specification 1.4

Maszyny NUMA

W powyższych konstrukcjach czas dostępu do pamięci dla każdego procesora nie zależy od lokalizacji komórki pamięci. Maszyny tego typu nazywają się maszynami o jednolitym czasie dostępu do pamięci UMA (ang. *Uniform Memory Access*).

W praktyce maszyny UMA nie mają więcej kilkadziesiąt procesorów. Gdy potrzeby są większe, z wymagania na jednolity czas dostępu należy zrezygnować, co prowadzi do koncepcji maszyn o niejednorodnym czasie dostępu do pamięci NUMA (ang. *Non Uniform Memory Access*).

W maszynach NUMA każdy procesor łączy się z własną pamięć lokalną za pośrednictwem specjalnego układu zarządzania pamięcią zwanego MMU (ang. *Memory Management Unit*).



Rys. 1-4 Architektura maszyny NUMA

Jednostka MMU analizuje wystawiane przez procesor zlecenie dostępu do pamięci. Gdy żądanie dotyczy adresu spoza pamięci lokalnej, kierowane jest ono poprzez magistralę międzyprocesorową do jednostki MMU odległej tej maszyny, w której pamięci lokalnej zawarta jest potrzebna komórka pamięci. Odległa jednostka MMU realizuje żadaną operacją dostępu i przesyła wynik do jednostki lokalnej.

Operacja realizowana jest poprzez sprzęt.

Dostęp do nielokalnej jednostki pamięci będzie trwał dłużej niż do pamięci lokalnej i jest od 10 do 100 razy większy.

Najważniejsze cechy maszyny o architekturze NUMA są następujące:

- Wspólna dla wszystkich procesorów przestrzeń adresowa
- Czas dostępu do komórki pamięci zależny od jej lokalizacji.
- Dostęp do zdalnych komórek pamięci za pomocą instrukcji LOAD i STORE kodu maszynowego.

Maszyny NUMA implementują praktycznie ideę rozproszonej pamięci dzielonej DSM (ang. *Distributed Shared Memory*).

Przykład - CRAY T3E

- Zawiera do 2048 węzłów.
- Każdy węzeł składa się z 64 bitowego procesora DEC ALPHA 375 MHz, pamięci lokalnej 128 MB, jednostki MMU i routera posiadającego 6 połączeń do innych węzłów.
- Sieć połączeń ma postać trójwymiarowego torusa.

Z punktu widzenia programisty najważniejsze cechy maszyny o architekturze wieloprocessora są następujące:

- Możliwość prawdziwie równoległego wykonywania wielu strumieni instrukcji.
- Obecność wspólnej dla wszystkich procesorów przestrzeni adresowej.

Narzędzia programowania:

Model wątków operujących na wspólnym obszarze pamięci. Wątki komunikują się przez wspólną pamięć a wzajemne wykluczanie zapewnione jest przez monitory, muteksy czy semafony.


- Biblioteka wątków Pthread - POSIX
- Specyfikacja OpenMP

3 Multikomputery

Bariera rozwoju multiprocessorów - koszt realizacji pamięci dzielonej.

Metodą przezwyciężenia tej bariery jest częściowa lub całkowita rezygnacja z pamięci dzielonej co doprowadziło do skonstruowania multikomputerów.

Multikomputer składa się z procesorów posiadających własne pamięci lokalne i komunikujących się ze sobą przez wyspecjalizowane sieci połączeniowe.



Rys. 1-5 Struktura Multikomputera

Komunikacja międzyprocesowa – komunikaty.

- **Send(adres, bufor, ile)** - wysłanie bufora z danymi do procesu docelowego.
- **Receive(adres, bufor, ile)** przekazanie bufora danych procesowi odbierającemu.

Przesłanie komunikatu pomiędzy procesorami realizowane jest za pomocą interfejsów komunikacyjnych i sieci połączeniowej.

Rodzaje sieci połączeniowej i interfejsów:

- Urządzenia specjalizowane – komputery masywnie równoległe MPP (ang. *Massive Parallel Processors*).
- Urządzenia typowe (Gigabit Ethernet, Fast Ethernet) – Klastry

W obydwu rodzajach konstrukcji stosuje się podobne procesory i pamięci a różnica tkwi w sieci połączeniowej.


Przykład klastra

„Układ” - zainstalowany we Wrocławskim Centrum Sieciowo Superkomputerowym. Klaster ten zawiera 30 komputerów połączonych siecią Fast Ethernet. Każdy z komputerów zawiera 2 procesory Intel Xeon i 3 GB pamięci RAM.

Przykład komputera MMP


IBM RS/6000 SP

- Komputer składa się z superwęzłów połączonych specjalnymi przełącznikami SP Switch 2.
- W skład superwęzła wchodzi 16 procesorów Power PC, 4 moduły pamięci RAM, 2 interfejsy do przełącznika SP Switch 2 i dwa interfejsy wejścia wyjścia.



Rys. 1-6 Schemat superwęzła komputera IBM RS6000/SP

- Sieć składa się z wielu połączonych przełączników.
- Pojedynczy przełącznik umożliwia połączenie do 16 jednostek.
- Przepustowość przełącznika wynosi 700 MB/sek przy opóźnieniu 17 ms.
- Przełączniki można łączyć w zestawy umożliwiające połączenie do 512 jednostek.
- Sieć przełączników ma topologię drzewa.
- Superwęzły umieszczane są w stojakach w których umieszczane są także przełączniki co tworzy ramę (ang. *Frame*).
- Komputer składa się z ram połączonych siecią .



Rys. 1-7 Struktura superkomputera IBM RS/6000 SP

- Superwęzeł jest mutliprocesorem
- Cały komputer multikomputerem składającym się z multiprocesorów
- Komputer ma strukturę hierarchiczną.

Rozwiązanie jest w znacznym stopniu skalowalne i umożliwia skonfigurowanie komputera z 8192 procesorami.

Architektura komputerów ma znaczny wpływ na sposób ich programowania.


Typ	Dostęp do pamięci komp. zdalnego	Skalowa- lność	Programowanie
Multiprocesor	Instrukcje LOAD i STORE	Trudna	Procesy komunikujące się przez pamięć dzieloną
Multikomputer	Komunikaty	Łatwa	Procesy przesyłające komunikaty

Tab. 1-2 Porównanie multiprocesorów i multikomputerów

4 Systemy rozproszone

System rozproszony składa się z wielu niezależnych komputerów połączonych za pomocą sieci.

Pracujące na nich aplikacje komunikują się poprzez sieć.



Rys. 1-8 Struktura systemu rozproszonego

Do programowania systemów rozproszonych wykorzystywany jest model procesów komunikujących się poprzez wymianę komunikatów (model komunikujących się procesów).

Przykładowe narzędzia programowania:

- Komunikacja niskiego poziomu – gniazdka TCP/IP
- Zdalne wywoływanie procedur – SUN RPC
- Obiekty rozproszone – Java RMI, CORBA
- Systemy operacyjne wspierające systemy rozproszone – QNX6
Neutrino